Intel今日正式发布了正在研制中的通用型GPU Ponte Vecchio，7nm工艺制作，Foveros 3D、EMIB封装，Xe全新架构，支撑HBM显存、CXL高速互连等技能，面向HPC高功能核算、AI人工智能等范畴。
事实上，Intel Xe GPU架构是一个十分灵敏、扩展性极强的一致架构，并针对性地区分红多个微架构，然后可用于简直一切核算、图形范畴，包含百亿亿次高功能核算、深度学习与练习、云服务、多媒体修改、工作站、游戏、轻浮笔记本、便携设备等等。
Intel还将Xe GPU区分红了三个层次：
1、Xe LP(低功耗)：用于集成核显、入门级独显，典型功耗5-20W，最高可扩展到50W。
2、Xe HP(高功能)：用于干流和发烧消费商场、数据中心和AI范畴，典型功耗75-250W。
3、Xe HPC(高功能核算)：用于超级核算机等，功耗暂无详细数值但根本不会有什么约束。
Intel首席架构师Raja Koduri泄漏，Xe GPU开始只规划了LP、HP两个微架构，后来发现HPC范畴也有很大的机会，就增加了一个，也是这次介绍的要点，能够打造百亿亿次超算渠道，比方美国能源部旗下的“极光”(Aurora)就用了它和未来的10nm可扩展至强。
Raja还宣称，Xe HPC能够扩展到多达1000个EU履行单元，并且每个单元都是全新规划的，FP64双精度浮点核算才能是现在的40倍。
Xe HPC架构中，EU单元对外经过XEMF(Xe Memory Fabric)总线衔接HBM高带宽显存，一起集成大容量的一致性缓存“Rambo”，CPU和GPU均可拜访，并借此将多个GPU衔接在一起，供给极致的显存带宽和FP64浮点功能，且支撑显存/缓存ECC纠错、至强级RAS。
封装方面，EMIB用于衔接GPU与HBM，Foveros则用于互连Rambo缓存，由多个GPU在同一中介层上同享。二者都会大大提高带宽功率和密度。
Xe HPC将选用Intel 7nm工艺制作，官方称新工艺会参加EUV极紫外光刻技能，比较于10nm晶体管密度翻番，一起规划规矩复杂度只要四分之一，并且规划了跨节点工艺优化，也便是会有更好的7nm+、7nm++。
当然，Intel早就说了第一款Xe显卡会是10nm工艺，仅仅这次没有给出更详细的音讯，估量会在下一年先推出10nm工艺、面向干流和发烧游戏商场的产品，后年再拿出7nm工艺、面向数据中心和高功能核算的版别。
